图-4.-BS-PDN-流程 - 流程摘要
作为未来系统的缩放旋钮,背面电源
2019年7月3日
a  - 比较 - 虚拟模型 - 结果 - 实际 -  si-cross-sections_for-wites
虚拟制造和先进的过程控制提高了16 nm半间距的SAQP过程评估的收益率
2019年3月21日

WhitePaper:自对准翅片为24nm间距及更远的翅片阵列的最后一个图案化方案

要下载免费的白皮书,请填写下面的表格:

在5 nm FinFET技术和超越中,需要24 nm的鳍间距需要SRAM单元尺寸减小到6个轨道。Fin Depopulation是强制性的,以实现区域缩放,但它在小间距时变得具有挑战性。在我们研究的第一部分,我们模拟了具有各种鳍片切割方法的FinFET过程流,以获得FinFET SRAM设备的3D模型。对硅和过程非理想的布局依赖效果在第二部分中表征并用于校准3D模型。在我们工作的第三部分中,进行过程敏感性分析以比较覆盖物和CD变化对各种鳍片切割选项的影响。

©(2019)照片光学仪表工程师(SPIE)的版权协会。允许下载摘要仅供个人使用。

S. Baudot, A. Soussou, A. P. Milenin, T. Hopf, S. Wang, P. Weckx, B. Vincent, J. Ervin, and S. Demuynck, "Self-aligned fin cut last patterning scheme for fin arrays of 24nm pitch and beyond", Proc. SPIE 10960, Advances in Patterning Materials and Processes XXXVI, 109600N (25 March 2019); doi: 10.1117/12.2514927;

https://doi.org/10.1117/12.2514927

你也可能对此有兴趣:

请求演示