SV_Characterization
CMOS面积缩放和高纵横比通道的需求
2019年2月8日
楔形切割和原理图- 3D NAND器件
提高3D NAND闪存密度的创新解决方案
2019年1月25日

白皮书:8纳米半间距互连的过程建模探索

如欲免费下载白皮书,请填写以下表格:

在本文中,我们模拟了eSADP、eSAQP和iSAOP模式选项,以实现8 nm半间距(HP)互连的制造。我们研究了过程变化和模式敏感性对pitch walking和resistance performance的影响。总收益率也计算了8线CDs以及m2 -通过- m1通过段电阻,并对所有选项进行了比较。工艺灵敏度模拟结果使我们能够评估8 nm HP模式最稳健的选择。

IEEE©2019。允许个人使用此材料。必须获得许可从IEEE所有其他用途,在任何当前或未来的媒体,包括转载/复制这种材料用于广告或促销目的,创造新的集体作品,转售或再分配服务器或列表,或任何受版权保护的组件的重用在其他作品的工作。

你可能还对以下方面感兴趣:

请求演示