白皮书:CMOS区域缩放和高纵横比通道的需求

解决内部路由拥塞将是必不可少的，以使CMOS区域扩展到N5节点及以上。解决方案将需要新的设计策略和路线(PnR)，以及模式创新。在这项工作中，我们提出了层间高纵横比通道或“SuperVia”(SV)作为一项技术元素，可以在积极的N5尺寸下实现跟踪高度扩展到4.5T。我们提出了图形化方案的形态结果，并讨论了工艺变化对SV电阻的影响，从经验阻力模拟。