SV_Characterization
CMOS面积缩放和对高纵横比通孔的需求
2019年2月8日
楔形剖面图和原理图- 3D NAND设备
提高3D NAND闪存密度的创新解决方案
2019年1月25日

白皮书:8纳米半节距互连的工艺建模探索

如欲下载免费白皮书,请填妥以下表格:

在本文中,我们模拟了eSADP, eSAQP和iSAOP模式选项,以实现8纳米半节距(HP)互连的制作。我们研究了工艺变化和图案敏感性对螺距行走和电阻性能的影响。还计算了8线CDs以及通过段电阻M2-via-M1的总体收益率,并对所有选项进行了比较。工艺灵敏度模拟结果使我们能够评估最稳健的选项为8纳米HP模式。

IEEE©2019。本材料允许个人使用。在任何当前或未来的媒体中,所有其他用途都必须获得IEEE的许可,包括为了广告或促销目的而复制/重新发布本材料,创建新的集体作品,转售或重新分发到服务器或列表,或在其他作品中重用本作品的任何版权组件。

你可能还会感兴趣:

请求演示